vhdl源程序文件名？
QUARTUSII（我用的）中一般情况下，用到的文件扩展名：.vhd：VHDL源代码文件.bsf：符号图文件.bdf：顶层原理图文件.mif：存储器初始化文件.qpf：工程文件全部文件扩展名在软件的帮助文档中有，你可以查一下。
quartusII怎么添加子模块？
你用的什么编辑器。原理图直接接线就行了涩。HDL语言的话可以生成模块，然后原理图调用。或者直接用元件例化！设置顶层模块调用啊
quartus怎么修改总线名字？
Quartus绘制gdf原理图时，可以双击之前的总线名称，使之反白就可以进行修改了，输入的规则是总线字符后面的方括号中高位序号在前，例如Data[7..0]，注意，这里有两个点。
编辑VHDL或AHDL文本文件时，总线名称可以在port程序段直接键入修改，书写规则是总线必须有vector属性，例如Data：inoutstd_logic_vector（7downto0）。
quartus顶层模块如何调用子模块？
常见的有两种方法，（1）用代码调用模块：引用时用“.”符号，标明原模块定义时规定的端口名：Designu_2(.(端口1(u_1的端口1),.(端口2(u_1的端口2),.(端口3(u_1的端口3),……)
;（2）将新建的原理图设计文件作为顶层文件，然后将数字设计的子模块生成模块电路（选择File菜单下的Create/Uupdata子菜单下的CreateSymbolFileforCurrentFile即可。），然后进行连线，添加端口，就可以用了
labview跟FPGA的关系？
labview与FPGA的关系： Labview是美国国家仪器公司(NI)开发的编程软件,主要应用在开发测量与仪器控制领域上应用程序的,不是专门用来开发FPGA的,当然现在的Labview也有FPGA开发模块,不过貌似只能开发他们本公司生产的FPGA产品,不好用,而且貌似没什么人用 quartus是专业的FPGA开发软件,Altera公司,支持VHDL,VerlogHDL等语言,也支持原理图输入的开发形式,由于是Altera的软件所以也会支持他自己的AHDL语言,你要是用的Altera公司的FPGA可以用Quartus开发,要是Xilinx公司的FPGA,可以用Ise来开发。