过零检测是什么意思？
取决与你电网电压的质量。如果电网电压接近理想的正弦，电压过零处非常“干净”。过零检测和PLL的结果基本没有差别。如果电网电压中谐波比较多，过零点有较大的畸变，那么显然PLL的效果要比过零检测好得多。一般我们实验中都用PLL，鲁棒性比过零检测好得多。以上
功率MOSFET并联应用与串联应用有什么区别，有什么不一样？
回复：功率MOSFET并联应用
MOSFET以其开关速度快，导通电阻低等优点在开关电源及电机驱动等领域中得到了广泛应用，如电动自行车、电动汽车、电工工具、电动割草机的驱动器中均广泛地应用了MOSFET。在大功率应用场合，往往需要多个MOSFET并联使用。由于驱动电路、器件参数和电路布局等的不一致，必将引起流过各并联的MOSFET电流不均衡成使MOSFET漏极承受不同的电压，器件可能因过电压、过电流而损坏。另外，在并联电路中如果驱动电路设计不当有可能会引发寄生振荡，导致器件因过压而损坏。因此本文对并联使用MOSFET时应注意的问题作了详细的介绍和分析，并给出解决方法。
1.MOSFET并联时的电流和电压不均衡
众所周知，MOSFET的Rds(on)为正温度系数，Rds(on)随着温度的升高而升高，因此从这一点讲MOSFET适宜并联使用(并联使用中MOSFET具有自动均流的能力)。但是MOSFET通常都工作在PWM开关模式，在开关的动态过程中有很多因素影响其电流和电压的均衡性，而且频率越高这种影响就越明显。
在动态开关过程中造成电流和电压不均衡的因素有门槛电压、转移特性、栅极电荷、导通电阻、线路寄生电感，驱动电路参数等。其中门槛电压、转移特性、栅极电荷、导通电阻等是由MOSFET在生产加工过程中形成的，在应用中我们无法改变MOSFET的这些自身参数，最多通过筛选来获得较好的一致性，但这会增加成本。最有效的办法是在设计时通过合理的驱动电路来保证MOSFET在工作时的电流和电压均衡性。
1.1.MOSFET自身参数引起的电流不平衡
Vgs(th)：由于并联MOSFET使用的是同一栅极驱动信号，门槛电压低的MOSFET在开通时先于门槛电压高的MOSFET开通，从而流过较大电流，造成电流的不平衡。
gfs：由于MOSFET在开通过程和关断过程中工作于饱和区，其漏极电流由栅极电压控制，因此具有不同跨导的MOSFET在开通与关断过程中电流也会不平衡。
Qg：MOSFET的栅极电荷Qg对MOSFET的开通速度有着一定的影响。当多个MOSFET并联时，Qg小的MOSFET开关速度快，Qg大的MOSFET开关速度慢，这样也会造成流过MOSFET的电流不平衡。
1.2.驱动电路布线引起的电流不平衡
如图1所示驱动电路，Q1与Q2并联使用，其中Q1栅极加入驱动电阻R1,Q2栅极直接与驱动电阻R3相连，这样两个并联的MOSFET栅极驱动电阻就不平衡。
图1驱动电路具有不平衡的驱动电阻
图2a开通波形
图2b关断波形
由图2可以看出如果使用不对称驱动电阻，会导致MOSFET的栅极电压波形不对称，因此流过MOSFET的电流也不一样。任何并联的MOSFET都需要对称的驱动电路，才能保证其在开通和关断的过程中保持电流平衡。在设计中我们应尽量使并联的MOSFET具有相同的栅极驱动电阻。
1.3.驱动电路布线引起的电压不平衡
在大功率高频应用场合线路的寄生电感会对系统产生很大的影响。特别是在并联MOSFET时，过高的漏极电感会对MOSFET的应用产生不利的影响，严重时导致MOSFET提前失效。
图3为MOSFET在并联布线时引入了不等的漏极电感。假设Q1的漏极电感为40nH,Q2的漏极电感为20nH，使用AOT470的模型进行仿真。
图3不同漏极电感仿真原理图
图4不同漏极电感仿真波形
MOSFET关断时的漏极电压应为电源电压加上感应电压Ldi/dt。如果线路完全对称，则关断时两个MOSFET的电流变化率di/dt相同，产生的感应电压也应该相同，两个MOSFET承受相同的电压。
在漏极电感不同的情况下，由Ldi/dt的原因，在MOSFET的漏极上产生了不同的感应电压，不同的漏极电压反过来又影响了MOSFET关断时的di/dt，最终导致Q1承受较高的漏极电压。另外，由Q1的漏极电感L1较大，L1与AOT470的输出电容Coss和线路的回路电阻产生RLC振荡，电感越大振铃幅值越高，如图4中所示振铃。这样的振铃和关断时的感应电压很容易超过MOSFET的额定电压，从而造成MOSFET损坏。因此，在应用中我们应注意线路的寄生电感，布线时应使寄生电感尽量小并且对称。
2.并联MOSFET时振荡的产生原因与抑制方法
在MOSFET并联使用时有很多设计者喜欢将MOSFET的栅极直接并联使用，事实上这样容易引起MOSFET的驱动电压振荡，严重时振荡的电压幅值会超过MOSFET的栅板和漏极电压，导致MOSFET因过压而损坏。
2.1.产生振荡的实例
图6并联MOSFET有独立驱动电阻时关断波形
如图5所示，当两个MOSFET栅极直接并联时，在MOSET开通和关断时会产生振荡，频率约为150MHz。这样的振荡电压叠加在棚极和漏极电压上,很容易就超过器件的耐压而使器件损坏。
如图6所示，当两个MOSFET栅极分别串联独立的驱动电阻时，MOSFET的栅极和漏极都未出现振荡，而且由于串人的电阻相等，棚极和漏极的电压波形几乎相同，从而保证了并联的MOSFET在工作中流过基本相等的电流。产品的可靠性大大提高。
2.2.原因分析
当MOSFET并联时会形成如图7所示的低阻抗回路。此回路由漏极电感、电容Cgd与栅极电阻组成，可以等效为RLC串联电路:
RLC串联电路的谐振频率为:
RLC串联电路的品质因数为:
由式(2)可知，回路的阻抗越小其品质因数就越高，回路的选频特性就越好，振荡的幅值也越高。因此为避免振荡的产生，当回路的阻抗很小时我们可通过给栅极分别串相等的电阻来抑制振荡。
图7MOSFET并联时的模型
AOT474并联时产生振荡是因为其较小的CGD，较小的CGD使并联回路的Q值较高。解决的方法是为每个并联的MOSFET串联10欧姆的栅极电阻从而降低Q值，这样就可以抑制MOSFET的栅极振荡，如图6所示。
下面我们通过电路仿真来进一步说明为什么需要串联电阻来抑制振荡。
我们采用AOT474的参数来设置仿真模型参数。由AOT474数据手册可知，AOT474的内部栅极电阻为2.8欧姆，CGD电容为36pF。假设实际回路的寄生电感为60nH。当MOSFET栅极直接并联时，栅极电阻和CGD电容串联后的等效电路如8a所示，如果在栅极各串联10欧姆的电阻，则等效回路如图8b所示。
图8a栅极直接相连RLC回路模型图8b栅极各串联10欧姆电阻RLC回路模型
通过对图8电路进行交流小信号仿真分析，仿真结果如图9所示。可以看出红色Q曲线(对应图8a电路)的品质因数Q很高，且谐振点在150MHz附近，这与实际测得波形相吻合。在各串联10欧姆的栅极电阻后，其Q曲线比较平坦，如图9中蓝色曲线所示，这样电路在工作中就不会产生振荡，可以获得较好的栅极驱动波形。
3.结论
在实际使用中为了最大限度地获得并联均衡，应该从以下几方面考虑：
3.1.选用同型号同批次的器件加以并联；
3.2.根据不同的MOSFET选用相等的独立栅极驱动电阻；
33.电路布局对称并尽可能紧凑，连线长度相同且尽量减短加粗，使漏极寄生电感尽可能小。